UC3879移相全桥控制器：从调试玄学到ZVS零电压开关的工程实践

简介《UC3879移相PWM控制器简化了零电压过渡全桥变换器的设计》是一份面向中高功率直流-直流电源设计工程师的外文技术文献翻译稿。资源系统讲解UC3879移相PWM控制器的工作原理与典型应用涵盖欠压锁定阈值选择、振荡器频率设定、误差放大器与软启动机制、电压/电流模式控制、逐周期及关机电流限制保护等关键内容并对比了UC3879与UC3875系列的差异。读者可据此掌握零电压过渡全桥变换器的设计要点简化控制电路并提升电源系统效率、降低电磁干扰适合从事开关电源或全桥变换器研发的硬件工程师作为设计参考。资源为单个docx文档压缩包大小315KB排版清晰、便于检索已有91人学习下载。该文档尤其适合用于技术预研、方案选型及实际电路调试时的对照参考。1. 为什么说 UC3879 让 ZVS 全桥从“调试玄学”变成了“芯片行为”移相全桥拓扑在 50kHz 到 500kHz 的中高功率 DC-DC 变换中一直是效率标杆但它的控制时序一直是个麻烦。同一个桥臂的死区、两个桥臂之间的移相角度、轻载下的过渡能量这些参数在分立方案里互相耦合调一组要动好几个元件。UC3879 把零电压过渡ZVT的控制逻辑全部收到一颗芯片里四个输出端的时序关系由内部状态机固定AB 与 CD 两组输出之间的相移由误差放大器输出连续调节延迟时间单独用一个电阻设定并且 A-B、C-D 可以分别校准。操作者不需要关心具体的移相角怎么计算只需要保证外部功率级的谐振过渡窗口与芯片给出的死区时间匹配。这套方案适合三类人已经在用 UC3875 但有轻载噪声或同步问题的工程师用 MCU 加分立逻辑搭移相控制想换成模拟方案的人以及初次设计 ZVS 全桥、希望有一个经过验证的基线参考的设计者。2. 从 UC3875 到 UC3879输出电流砍到 1/20反而更好用了UC3879 继承了 UC3875 的移相控制架构、欠压锁定思想、同步振荡器和 10MHz 误差放大器但芯片定位发生了明显变化。最直观的差异是输出级UC3875 系列每个输出能提供 2A 峰值电流直接驱动功率 MOSFETUC3879 只给出 100mA 峰值电流输出级设计目标是驱动外部高电流栅极驱动电路比如 TTL 电平输入的驱动芯片或图腾柱缓冲级。表面看是降级实际上这一步把模拟控制部分和功率级的功耗、噪声耦合彻底切开了。移相控制器的输出信号频率就是开关频率边缘速率要求高驱动大栅极电荷开关时电流尖峰很容易串回模拟地。UC3879 把输出级单独供电VC/PGND配合外部驱动器模拟端的地平面可以做得干净得多。2.1 UVSEL 引脚两个阈值对应两种供电习惯UC3879 的欠压锁定不再像 UC3875 那样靠外部电阻分压设定阈值而是在 UVSEL 引脚上直接选择两个预定义阈值。UVSEL 悬空时启动阈值为 15.25V适合由辅助绕组离线供电bootstrap的应用UVSEL 直接接到 VIN 时启动阈值为 10.75V适合控制电路独立供电的场景。无论哪种启动方式输入电压跌到 9.25V 以下都会进入欠压锁定。这两个阈值恰好覆盖了最常见的两种辅助电源生成方式不需要外部电阻网络PCB 上也少了两个分压电阻的位置。UVSEL 连接方式启动阈值典型供电场景悬空15.25V辅助绕组启动宽范围输入与 VIN 短接10.75V控制电路独立低压供电任意方式9.25V关断统一的 UVLO 退出点注意 9.25V 是芯片重新进入欠压锁定的阈值与启动阈值之间留了滞回窗避免供电电压在临界点附近抖动导致反复启停。这一点在辅助绕组启动的架构里非常重要如果次级负载很轻辅助绕组电压建立得很慢滞回窗不够宽时芯片可能在 10V 附近反复开关磁性元件会发出可闻噪声。2.2 电流预算变化27mA 意味着散热和布局双赢静态电流从 45mA 降到 27mA启动电流仍是 150μA。这个数字对大多数设计没那么关键但对辅助电源的功耗预算有实际影响。更重要的间接好处是发热减少芯片本身的温升降低了邻近的精密电阻和参考源的温漂受影响更小。另一个隐含变化是最高工作频率下偏置电流的优化——原文明确说“通过减少内部偏置电流获得”实际上是为更高频率运行腾出了功耗余量。2.3 振荡器重设计不只是换个接法UC3879 振荡器是全新设计充电路径和放电路径不对等。RT 引脚接地的电阻决定定时电容的充电电流放电电流内部固定在 10mA。这样设计的结果是振荡器输出CLKSYNC信号的占空比可以精确控制——实际应用中推荐保持 250ns 到 500ns 的脉冲宽度。这个脉宽直接关系到同步总线上被驱动的芯片能否可靠识别边沿。新振荡器在抗噪声性能、温度稳定性和线性度上都有明显改善这也是为什么 UC3879 的斜坡信号可以直接送进 PWM 比较器而不再需要外部整形电路。对比项UC3875/6/7/8UC3879输出峰值电流2A100mA供电电流工作45mA27mA欠压锁定选择外部电阻UVSEL 引脚误差放大器基准外部提供内部 2.5V逐周期电流限制无有延迟对称性统一延迟A-B / C-D 分别设定2.4 误差放大器的取舍UC3879 误差放大器同相输入端已经在内部接到 2.5V 基准反馈回路只需要在反相输入端和输出端之间接补偿网络。对固定输出电压的应用这是简化但如果要用外部基准编程输出电压就必须自己在反相输入端叠加偏置比 UC3875 系列多花几个元件。但在隔离电源中控制器通常工作在初级侧误差信号从次级光电耦合器传回来放大器作为电压跟随器使用内部基准反而省掉了一组分压电阻。这个取舍要看具体架构不能一概而论。3. RT、CT 与 CLKSYNC频率设定的工程细节决定成败移相控制器的开关频率直接由两个外部元件决定RT 接地电阻和 CT 定时电容。这两个元件参数选错最典型的现象是开关频率偏离设计值、同步抖动大、轻载进入间歇模式。先搞清楚充放电路径RT 电阻决定定时电容的充电电流充电过程中 CT 电压从零线性上升到 2.9V放电电流固定为 10mA放电脉冲就是 CLKSYNC 输出脉冲。3.1 充放电不对称决定占空比正是这种不对称结构使得振荡器占空比可以独立于频率设定。自由运行时 CT 电压在 0V 与 2.9V 之间近似线性变化。CLKSYNC 脉冲宽度对应放电时间推荐范围为 250ns 到 500ns更窄可能因寄生电容导致同步可靠性下降更宽则压缩了可用于同步的窗口。放电电流固定在 10mA 意味着 CT 容量越大放电时间越长——在大 CT 值下要检查脉冲宽度是否仍落在推荐区间。这里有一个容易忽略的点CLKSYNC 脉宽与频率无关只与 CT 值和放电电流有关。如果因为高频需求选择了很小的 CT脉宽可能缩到 250ns 以下这时需要外部同步总线辅助加宽脉冲。3.2 先选 CT 再算 RT 的操作习惯RC 振荡里电容可选的标准档位比电阻少得多所以工程上通常先定 CT再计算 RT。原文档给出的做法是按目标频率查表选择合适 CT 值然后计算所需电阻。下面这段 Python 可以快速估算f_sw 100e3 # 目标开关频率 Hz c_t_value 2.2e-9 # 先选定时电容 F def calc_resistance(f_sw, c_t, v_peak2.9, i_charge10e-3): # 充电时间近似 T_charge C * V / I t_charge c_t * v_peak / i_charge # 频率与充电时间直接关联放电时间在实际范围内远小于充电周期 r_t 1 / (f_sw * c_t * 1.1) # 1.1 为经验系数补偿放电时间 return r_t r_t_value calc_resistance(f_sw, c_t_value) print(fCT{c_t_value*1e9:.1f}nF 时RT≈{r_t_value/1e3:.1f}kΩ)这段代码的核心逻辑是先根据目标频率与选定的 CT 值计算出对应的 RT 参考值系数 1.1 用于补偿固定的 10mA 放电时间在周期中占用的比例。计算结果作为初始值装到电路里后要用示波器在 CLKSYNC 上测实际频率偏差在 5% 以内可以接受超过 10% 就需要重新核查 CT 的介质类型——C0G/NPO 优先X7R 在温度变化时容量漂移会叠加到频率上。另外注意 RT 不宜低于 10kΩ否则充电电流过大CT 电压的线性度会劣化。3.3 多芯片同步时的总线终止多颗 UC3879 要同步工作时所有芯片的 CLKSYNC 都接到同一条同步总线以最高的自由运行频率为准同步。总线上每颗芯片的 CLKSYNC 输出是集电极/开漏结构电阻 R1 到 Rn 的作用是终端端接和限制同步脉冲边沿的拖尾。总线电容来自各芯片引脚和走线没有端接电阻时脉冲会变钝后面的芯片可能漏检边沿。本地定时元件的好处在这里体现出来同步总线断开时每颗芯片仍然能按自己的 RT/CT 值继续自由运行不会完全失能。这个特性在冗余电源设计中很实用——单颗芯片故障不拖垮整个同步链。3.4 斜坡信号在两种控制模式下的接法RAMP 输入端的行为决定了控制模式。电压模式下CT 信号直接送入 RAMP 终端斜坡就是定时电容的线性充电波形峰值电流模式下RAMP 引脚上是电流检测信号与定时电容电压斜率的叠加——这就是斜坡补偿的硬件实现方式。使用定时电容作为斜坡补偿信号的好处是它天然同步于开关频率不需要额外生成斜坡发生器。补偿斜率的比例由外部电阻分压网络调整通常在轻载和噪声敏感的工况下需要加大补偿斜率。原文档明确提到两种控制模式都支持但有的早期文献只说适用于峰值电流模式这是理解上的偏差。逐周期保护和关机保护在两种模式下都有效。4. 双级电流保护与延迟电路ZVS 全桥的“硬件保险”UC3879 在 CS 引脚上串接了两个不同阈值的比较器构成两级保护。这个设计在很大程度上替代了 UC3875 需要外部电流限制运放加逻辑门才能实现的保护电路。4.1 第一层2V 逐周期电流限制CS 引脚是电流检测信号的输入端。信号低于 2V 时保护电路不干预。一旦检测信号超过 2V当前的有效输出脉冲立即终止直到下一个周期重新开始。这实现了逐周期限流每个开关周期独立评估电流水平超限就中止当前脉冲不发生积累。第一层保护的目标不是关闭变换器而是限制输入功率。初级侧半导体器件的峰值电流被限定在预设的功率级最大值以内对过载起到第一道防御作用。这里要注意2V 阈值是芯片内部固定的外部能调的只有电流互感器的变比和采样电阻设计时要保证满载额定电流对应的 CS 电压不超过 1.5V 左右留出至少 25% 的裕量。4.2 第二层2.5V 打嗝模式当 CS 引脚电压瞬时超过 2.5V哪怕是瞬间芯片就触发一次完整的软启动周期。如果负载条件没有改善输出功率再次过流再次软启动表现为规律性的打嗝模式。打嗝模式的意义在于限制变压器的平均功率损耗逐周期限流在严重短路时仍然让变压器每周期都在传递接近限流值的能量时间一长磁性元件和功率管的热应力会失控打嗝模式下能量以间歇形式传递平均功耗被压到故障安全水平。判断打嗝频率是否合理可以看软启动电容 SS 的重充时间常数是否匹配散热系统的热时间常数。CS 电压行为说明 2V正常保护不干预2V ~ 2.5V逐周期限流当前脉冲立即终止≥ 2.5V软启动/打嗝完整软启动周期后复位4.3 DELAYSET 电阻与延迟时间的工程权衡A-B 和 C-D 之间的延迟时间由 DELAYSET 引脚到地之间的电流决定。接收器结构的好处是延迟时间的温度漂移比直接电阻分压小。延迟时间与 DELAYSET 引脚到地的电阻值成正比用一个电阻即可设定延迟。需要注意的是程序化的延迟需要把外部高电流栅极驱动器本身的传播延迟和栅极驱动变压器的延迟计入总延迟预算。如果在延迟设定时忽略了外部驱动芯片的 50ns 到 100ns 传输延迟实际死区时间会比计算值大轻载下 ZVS 窗口会整体偏移。4.4 分别设定 A-B 和 C-D 延迟的意义这是 UC3879 与 UC3875 相比的重要新增能力两个桥臂的过渡时间可以独立调节。超前桥臂和滞后桥臂的谐振过渡条件不同。对两个桥臂分别设定延迟意味着可以针对不同能量水平优化死区时间。“不能分别优化每个持续时间通常会导致在某些操作条件下零电压开关全桥变换器开关松动”对应的工程现象是用固定死区时间调试时轻载和满载的死区需求相差很大满载调好的时间在轻载时可能过长引起次级占空比不稳定。图 9原文给出了自适应延迟的外部电路实现电流检测信号经过运算放大器网络电阻网络决定最小比例和最大延迟时间A-B 和 C-D 的延迟由各自晶体管与地之间的电阻缩放。实际负载电流变化 10 到 100 倍时需要的延迟时间也应按比例变化自适应编程的延迟对某些应用是理想选择。实现方式是让延迟设定电流受电流检测信号调制负载越大延迟时间越短以匹配更大的谐振过渡能量。但要注意设置延迟下限——最小延迟不能小到在满载超频或短路工况下出现直通。5. 用 UC3879 搭一套 ZVS 全桥参数计算、调试顺序与示波器验证这一章给一个完整的工程参数流程。假设设计目标输入 400V输出 48V/6A开关频率 100kHz功率变压器初级匝比约 8:1原边 32 匝副边 4 匝。5.1 振荡器参数计算按 100kHz 目标频率先选 CT2.2nF再用上一章的方式估算 RT。把计算出的 RT 值先安装用示波器测 CLKSYNC微调电阻直到频率落在 99kHz 到 101kHz。推荐的最小可靠脉冲宽度约为 250ns最大不要超过 500ns。RT 电阻值不要低于 10kΩ否则充电电流过大CT 电压的线性度会劣化。5.2 延迟时间的初始设定根据原边 MOSFET 的关断时间和输出电容估算过渡时间。假设选用两个 650V/15A 的 MOSFET其有效输出电容约 150pF在 400V 母线条件下可估算死区时间在 150ns 到 250ns 之间。先设一个 200ns 的近似值用示波器观察变压器原边电流的过零特性。5.3 调试顺序振荡器 → 保护 → 延迟# 调试顺序就按这个来跳过前面步骤直接调延迟会浪费大量时间 1. 单独给芯片供电先确认 CLKSYNC 频率和脉宽 2. 接入功率级在轻载下确认四个输出端的时序关系 3. 用负载拉载确认 CS 引脚波形在 2V 阈值以下留有余量 4. 最后才调 DELAYSET 和 A-B/C-D 延迟按顺序执行的原因很直接频率不对后续所有时序分析都失真时序不对测到的 CS 波形里混杂了直通尖峰无法区分是真实过流还是开关噪声。调试中最常见的问题是 CS 引脚上的噪声尖峰超过 2.5V 触发软启动打嗝而实际电流并未过流。解决办法是 CS 引脚就近并联一个 RC 滤波网络时间常数选 20ns 到 50ns既不影响逐周期保护的响应时间又能滤除开关瞬态的毛刺。def adjust_delay_for_soft_switching(v_primary_current): # 轻载时电流小过渡时间不足应加大延迟 # 满载时电流大、过渡快延迟要相应缩短 # 这一步通常用示波器观察漏源电压是否在开通前已降至零 if v_primary_current 2: delay_ns 250 # 轻载加大延迟 elif v_primary_current 10: delay_ns 200 else: delay_ns 150 # 满载缩短延迟 return delay_ns这段代码描述的是手动调节延迟的决策逻辑UC3879 的瞬时电流自适应延迟电路就是把这个判断实时化用电流互感器测量初级电流经过运算放大器网络映射到延迟设定电流让延迟在 150ns 到 300ns 之间自动变化。实际应用中要仔细设计映射曲线保证最小延迟不能小到在满载超频或短路工况下出现直通。5.4 示波器验证零电压过渡用差分探头分别测桥臂上下管的漏源电压观察上管关断后原边电流是否将下管的寄生电容放电到接近 0V——理想情况下在芯片发出开通指令前下管的体二极管已自然导通。推荐用四通道同时抓两个桥臂高压侧 MOSFET 的栅极驱动信号、变压器原边电流、CS 引脚信号。原边电流在续流阶段向下并反向的时间窗就是零电压过渡是否成立的标志。判断标准只有一句话看栅极驱动上升沿是否发生在 MOSFET 体二极管导通区间内。如果 ZVS 成立变压器原边电压的 dv/dt 也会呈现稳定平滑的斜坡。调试时如果发现某个桥臂在轻载或满载时 ZVS 丢失优先检查 A-B 与 C-D 延迟是否分别设置而不是急于改动变压器参数——大多数情况下是延迟时间没有跟随电流变化而不是磁设计出了问题。本文还有配套的精品资源点击获取