[FPGA项目]多通道同步采集卡系统（更新ing）

多通道同步采集卡系统一、项目简介与需求二、FPGA设计模块一、项目简介与需求1ADC采集芯片AD76062波形存储功能Flashw25Q643系统配置EEPROM4上位机交互Uart全双工5波形回放Flash Uart6上电自检Uart以上是系统部分功能需求现数据带宽如下ADC采样率 * 通道数 * ADC位数200K * 8 * 16 25600000 bit ~ 3.1MB补充知识点MB与bit换算由于串口速率大概率远不及满足实时带宽需求故不采用实时读取采用定时查询的方法。二、FPGA设计模块FPGA设计模块1ADC驱动2跨时钟域3滤波模块4降采样模块5FIFO缓存模块6交互接收模块7uart_dma模块8uart驱动模块9Flash驱动10Flash传输引擎11Flash管理12多通道总线仲裁13系统参数管理14EEPROM15AT24C64管理模块16上电自检模块17时钟18复位后面会持续更新模块设计部分调试过程有兴趣的小伙伴可交流~